潮州哪里有做网站,三亚有线电视微信公众号,网站建设培训资料,it网站设计vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍 提示#xff1a;以下是本篇文章正文内容#xff0c;写文章实属不易#xff0c;希望能帮助到各位#xff0c;转载请附上链接。
vivado实现电路用到的资源类型
LUT#xff08;Look-Up Table#xff09;以下是本篇文章正文内容写文章实属不易希望能帮助到各位转载请附上链接。
vivado实现电路用到的资源类型
LUTLook-Up Table查找表它接收一组输入信号并根据预先定义的逻辑函数表Look-Up Table输出结果LUT 可以实现任意逻辑函数如与、或、非、异或等。
LUTRAMLook-Up Table Random Access Memory查找表RAMLUTRAM 是一种特殊类型的 LUT它具有额外的可编程存储器功能。这意味着 LUTRAM 可以用于实现具有存储器功能的逻辑功能例如存储器或 RAM。 FFFlip-Flop触发器 在 FPGA 中用于存储和延时信号。FF 可以将输入信号锁存到其内部并在时钟上升沿或下降沿触发时更新输出。FF 通常用于存储状态和实现时序逻辑在时序电路设计中起到关键作用。常见的 FF 类型有 D 触发器、JK 触发器等。
BRAMBlock RAM块RAMBRAM 是 FPGA 中的块随机存取存储器单元用于实现大容量的存储器功能通常用于存储器、缓冲区等应用。
DSPDigital Signal Processor数字信号处理器DSP 单元是 FPGA 中专门用于高性能数字信号处理的特定硬件单元。它们通常包括乘法器、累加器和其他数字信号处理相关的功能。
IOInput/Output输入/输出IO 单元代表 FPGA 芯片上的输入/输出资源用于连接外部信号和设备。
BUFGGlobal Buffer全局时钟缓冲器BUFG 是用于将时钟信号传输到 FPGA 中各个区域的全局时钟缓冲单元。
MMCMMixed-Mode Clock Manager多模式时钟管理器MMCM 是一种用于时钟生成和管理的特殊硬件资源可以为 FPGA 中的各种逻辑提供稳定的时钟信号。
IBUFInput Buffer输入缓冲器IBUF 用于将外部输入信号引入 FPGA 芯片。它的作用是将输入信号进行缓冲、放大和对齐以适应 FPGA 内部的逻辑电平要求。IBUF 可以确保输入信号的稳定性并使其在 FPGA 内部可靠地使用。
OBUFOutput Buffer输出缓冲器OBUF 用于将 FPGA 内部的输出信号传送到外部设备或其他电路。它的作用是将 FPGA 内部逻辑产生的信号进行缓冲和驱动以适应外部设备的输入要求。OBUF 可以提供足够的电流和电压波形来驱动外部负载。
reg 介绍 C时钟端口。当 C 端口的上升沿到来时reg 内部的状态会根据 D 端口的值更新。 CE使能端口。只有在 CE 为高电平时reg 才会响应 C 端口上升沿时的输入数据。当 CE 端口为低电平时reg 会保持原来的值不变。 CLR清零端口。当 CLR 端口为高电平时reg 置为 0。当 CLR 为低电平时reg 保持原来的值不变。 D数据端口。D 端口的值会在 C 端口上升沿到来时被存储到 reg 中。 Q输出端口。Q 端口用于输出 reg 中存储的值。
简单电路分析 该电路实现的简单的与功能将四个输入两两相与输出。
仔细分析该电路有以下注意的点
1、为什么复位信号rst-n后面还接了一个LUT1
这是因为复位信号低电平有效时通过LUT1取反变为高电平再输入给CLR就能清零。
2、为什么中间4个寄存器CE信号一直为高而输出端口的寄存器CE信号却接的复位信号
对于输出端口的寄存器register使能信号CE通常来自于复位信号CLR是为了确保在系统复位时输出信号处于一种可控的状态。
当复位信号触发时使能信号被设置为低电平这将导致输出端口的寄存器被禁用。这样做的目的是确保在系统复位期间输出值不会产生任何无效或不确定的结果。当复位完成后使能信号被设置为高电平使得输出端口的寄存器可以正常工作并且根据输入数据进行更新。
通过使用复位信号来控制输出端口的使能信号可以确保输出信号在系统启动和复位过程中保持可控和可预测的状态。这对于确保系统在重新启动或复位后正常运行非常重要。
需要注意的是这只是一种常见的设计实践具体的设计可能因应用而异。在某些情况下可能会使用其他信号或条件来控制输出端口的使能信号。
